Si и SiC MOSFET – принцип работы, технологии, перспективы развития

Часть 1.

Др. Арендт Винтрич (Arendt Wintrich), др. Ульрих Николаи (Ulrich Nicolai), др. Андреас Гиманн (Andreas GieЯmann), др. Свен Берберих (Sven Berberich), Semikron-Danfoss International GmbH

Перевод и комментарии: Андрей Колпаков Akolpakov@unirec.ru

 

Si и SiC MOSFET, основные понятия. Структура и принцип работы

В то время как сопротивление «сток-исток» R_DS(on) низковольтных MOSFET образовано суммой импедансов отдельных ячеек с долями от 5% до 30%, у приборов с высоким рабочим напряжением более 90% величины R_DS(on) обусловлено импедансом n-эпитаксиальной области. Для определения зависимости сопротивления канала от напряжения пробоя V_(BR)DSS долгое время использовалось следующее выражение:

R_DS(on) = k*V_(BR)DSS^2.4…2.6

Где k: материальная константа, например, k = 8,3*10^-9 A^-1 для чипа площадью 1см² с напряжением на открытом транзисторе V_DS(on) = I_D*R_DS(on)

где I_D: ток стока.

Для MOSFET с блокирующим напряжением свыше 400 В величина V_DS(on) была намного больше, чем напряжение насыщения V_CE(sat) аналогичных IGBT.

Новая компенсационная структура SJ MOSFET с «суперпереходом» (Superjunction MOSFET), разработанная в 1999 году, позволила разорвать связь между блокирующей способностью и степенью легирования n-области, что заметно снизило сопротивление канала. Для мощных SJ MOSFET уравнение выглядит следующим образом:

R_DS(on) = k*V_(BR)DSS^1.3

В результате зависимость статических потерь от рабочего напряжения стала значительно меньше. Важной особенностью MOSFET является чисто омическая выходная характеристика без порогового напряжения, свойственного биполярным компонентам. Преимущество униполярной MOSFET структуры по сравнению с биполярными приборами состоит в отсутствие эффекта накопления, поскольку основные носители отвечают исключительно за перенос заряда, что позволяет получить чрезвычайно короткое время переключения.

На практике свойства MOSFET сильно зависят от паразитных элементов структуры. Для понимания этой проблемы и анализа возможных механизмов отказа, рассмотрим эквивалентную схему силового MOSFET.

Рис. 1 Ячейка силового MOSFET с паразитными элементами: а) Паразитные элементы в структуре ячейки; б) Эквивалентная электрическая схема с паразитными элементами

Source – Исток
Gate – Затвор
Drain – Сток
Inverse diode – Обратный диод

Физический смысл и обозначения паразитных емкостей и сопротивлений, показанных на рисунке, приведены в таблице 1:

Таблица 1. Физические причины и обозначения паразитных элементов MOSFET

Помимо внутренних емкостей и сопротивлений, эквивалентная схема силового MOSFET также включает «идеальный» MOSFET и паразитный NPN-транзистор со стороны затвора: n+ область истока (эмиттер) / p+ «колодец» (база) / n-область дрейфа (коллектор) с поперечным сопротивлением p+ «колодца» под эмиттером в качестве сопротивления «база-эмиттер» RW. Резистор RW и соединение «база-коллектор» паразитного биполярного транзистора формируют «тельный» диод, который создает обратную проводимость MOSFET.

Статические характеристики

На рисунке 2 показаны выходные характеристики силового MOSFET со структурной обратной проводимостью, обусловленной наличием «тельного» обратного диода, и передаточная характеристика диода.

Рис.2. a) Выходная характеристика силового MOSFET (улучшенный MOSFET c n-каналом); b) Передаточная характеристика I_D = f(V_GS)
Ohmic region – Омическая область
Active region – Активная область
Avalanche Breakdown – Лавинный пробой
Forward blocking characteristic – Прямая блокирующая характеристика 

Стационарные коммутационные состояния транзистора:

Прямая блокировка и лавинный пробой

При приложении положительного напряжения «сток-исток» V_DS и условии, что сигнал управления «затвор-исток» ниже порогового уровня V_GS(th), транзистор будет пропускать небольшой ток утечки I_DSS. Когда напряжение V_DS повышается, ток I_DSS сначала немного увеличивается, но если V_DSS превысит предельный уровень V_(BR)DSS, то произойдет лавинный пробой PIN перехода «p+ «колодец»/n- зона дрейфа / n+ эпитаксиальный слой». С физической точки зрения, V_(BR)DSS примерно соответствует напряжению пробоя V_CER паразитного биполярного NPN-транзистора в структуре MOSFET, формируемого следующей последовательностью слоев: «n+ область истока (эмиттер) / p+ «колодец» (база) / n- область дрейфа / n+ эпитаксиальный слой области стока (коллектор)».

Ток «умножения», возникающий при лавинном пробое диодного перехода «коллектор-база», может привести к разрушению MOSFET, вызванному открыванием биполярного транзистора. Однако области базы и эмиттера практически замкнуты из-за металлизации эмиттера; между ними нет ничего, кроме латерального сопротивления p+ «колодца». Использование различных конструктивных решений, например, небольшие ячейки MOSFET с очень однородным полем, низкий импеданс области p+ «колодца», оптимизация внешней структуры и технологических процессов, могут заметно снизить ток пробоя ячейки. Этот ток при определенных условиях не приведет к включению биполярной транзисторной структуры. Для таких «лавиноустойчивых» MOSFET в технических спецификациях указывается допустимая лавинная энергия E_A для одиночных импульсов или периодической нагрузки (ограниченная максимальной температурой кристалла).

Поскольку в силовых модулях с несколькими параллельными чипами MOSFET невозможно гарантировать абсолютную симметрию, то недопустимо превышать максимальное значение E_A, нормированное для одного кристалла.

Включение (1 квадрант)

Прямое включенное состояние при положительном напряжении «сток-исток» V_DS и положительном токе стока I_D соответствует двум областям характеристической кривой:

Активная область (зона отсечки)

Если уровень сигнала «затвор-эмиттер» V_GE начинает превышать пороговое значение V_GE(th), то относительно высокая доля этого напряжения распределяется по каналу из-за насыщения током (горизонтальная часть выходных характеристик). Величина I_D контролируется сигналом V_GS, мерой определения характеристики передачи (рис. 2b) является прямая проводимость g_fs:

g_fs = ΔI_D/ΔV_GS = I_D/(V_GS − V_GS(th))

Прямая проводимость возрастает пропорционально току стока I_D и напряжению «сток-исток» V_DS и падает с повышением температуры кристалла. В режиме коммутации у модулей с несколькими параллельными чипами MOSFET, зона блокирования проводит ток только во время включения и выключения. Стационарная (линейная) работа модуля в этой области недопустима, поскольку при повышении температуры пороговое напряжение V_GS(th) падает, т.е. даже небольшие различия между отдельными кристаллами привести к резкому тепловому небалансу.

Омическая область характеристики

Омическая область (крутая часть выходных характеристик), которая соответствует включенному состоянию транзистора, достигается, когда ток I_D определяется только внешней цепью. Основным параметром открытого прибора является сопротивление «сток-исток» R_DS(on), характеризующее изменение напряжения «сток-исток» V_DS в зависимости от тока I_D. Величина R_DS(on) зависит от напряжения на затворе V_GS и температуры чипа T_J. В диапазоне рабочих температур сопротивление канала MOSFET почти удваивается при изменении T_J от 25°C до 125°C.

Инверсный режим работы (3 квадрант)

В инверсном режиме MOSFET имеет диодную характеристику при V_GS < V_GS(th) (сплошная кривая на рисунке 2). Такое поведение вызвано наличием паразитного диода в структуре MOSFET; напряжение включения приложено к образующему его переходу «коллектор-(исток)-база-(сток)-pn-переход». Протекающий через «тельный» диод биполярный ток определяет поведение MOSFET в обратном направлении, когда канал закрыт (рис. 3а). 

Рис. 3. Инверсный режим работы силового MOSFET; а) Закрытый канал (биполярный ток); б) Открытый канал и низкое отрицательное значение V_DS (униполярный ток); в) Открытый канал и высокое отрицательное значение V_DS (комбинированный ток)

В общем случае, биполярный обратный диод можно использовать в пределах токов, нормированных для MOSFET. Однако, практика показывает следующее:  

• «тельные» диоды имеют относительно высокие потери проводимости, которые должны быть рассеяны вместе с потерями MOSFET;
• плохие характеристики выключения и относительно низкие лимиты по dv/dt PIN-диодов ограничивают пределы практического применения мостовых схем в режиме «жесткого» переключения.

Как показано на рисунке 3, проводимостью канала MOSFET также можно управлять при наличии отрицательного напряжения «сток-исток», при условии, что сигнал управления на затворе выше порогового уровня.

Если напряжение «сток-исток» ограничить извне, например, с помощью параллельного диода Шоттки с прямым падением V_F ниже порогового напряжения паразитного диода, то обратный ток будет по прежнему формироваться униполярным потоком электронов (потоком основных носителей) от стока к истоку. Следовательно, режим переключения в этом случае соответствует поведению MOSFET, а обратный ток зависит от напряжений -V_DS и V_GS (рис. 3b).

Режим, показанный на рисунке 3с наблюдается, когда канал MOSFET дополнительно контролируется при проводящем обратном диоде (напряжение «сток-исток» выше порогового уровня). Это обеспечивает дальнейшее снижение напряжения во включенном состоянии, чем просто при параллельном подключении диода к MOSFET, поскольку инжектируемые носители заряда рассеиваются в поперечном направлении, тем самым улучшая проводимость транзистора.

Данный эффект используется в низковольтных источниках питания, где вместо обычных диодных мостов используются «синхронные выпрямители» с интегрированными MOSFET. Включение транзисторов синхронного выпрямителя во время проводимости их обратного диода, позволяет существенно повысить эффективность низковольтных импульсных источников питания благодаря чрезвычайно низкому падению напряжения на открытом приборе (около 10 мВ) по сравнению с обычными диодами.

Динамические характеристики

Режим переключения (скорость коммутации, динамические потери) MOSFET определяется конструкцией транзистора, паразитными емкостями, а также сопротивлением соединительных шин и силовых терминалов. В отличие от «идеального» контроля без потерь MOSFET, в реальности схема управления потребляет  частотно-зависимую мощность, что связано с перезарядом внутренних емкостей, участвующих в процессе коммутации.

Кроме того, на процессы переключения влияют распределенные индуктивности, присутствующие в соединениях чипов и силовых шинах; их наличие  вызывает кратковременные всплески напряжения и осцилляции на паразитных LC контурах. Таким образом, динамические характеристики силовых MOSFET зависят от внутренних емкостей, индуктивностей и сопротивлений:

Когда транзистор выключен, емкость C_GD маленькая и приблизительно равна C_DS. Во включенном состоянии C_GD быстро увеличивается, как только напряжение на затворе V_GS превысит V_DS; это происходит из-за инверсии в усилительном слое под областями затворов. В спецификациях обычно указывают значения малосигнальных емкостей Ciss, Crss и Coss выключенного транзистора, см. таблицу 2.

Таблица 2. Определение малосигнальных емкостей MOSFET

При расчете характеристик переключения эти параметры имеют очень ограниченное применение по причинам, которые подробно объяснены во многих публикациях, посвященных IGBT.

Ниже рассматривается поведение MOSFET в режиме «жесткой» коммутации с активно-индуктивной нагрузкой и постоянным выходным током, т.е. когда постоянная времени нагрузки L/R намного больше, чем период 1/f частоты переключения. На рисунке 4 показаны основные сигналы тока стока и напряжения «сток-исток».

Потери переключения и форма сигналов в значительной степени определяются «неидеальностью» транзисторов и диодов, а также наличием пассивных компонентов.

Рис. 4. Типовые кривые тока и напряжения в режиме «жесткой» коммутации MOSFET и IGBT с активно-индуктивной нагрузкой

Режим включения

Как показано на рисунке 4, напряжение «сток-исток» силового MOSFET падает до открытого состояния V_DS(on) = I_D•R_DS(on) в течение примерно 10 нс.

В момент t₃ полевой транзистор MOSFET полностью включен, его рабочая точка прошла через область блокировки и достигла границы омической рабочей зоны. Сигнал управления V_GS и ток I_D больше не связаны коэффициентом g_fs. Заряд (Q_Gtot - Q_G3), который теперь подается на затвор, вызывает дальнейшее повышение V_GS до номинального уровня управляющего напряжения.

Режим выключения

Во время выключения описанные выше процессы происходят в обратном порядке. Заряд Q_Gtot должен быть выведен из затвора отрицательным током I_G. В отличие от IGBT, силовой MOSFET не нуждается в минусовом напряжении на затворе, оно может быть нулевым (V_GS = 0). В процессе выключения необходимо разряжать внутренние емкости MOSFET до такой степени, чтобы в области канала полностью прекратилось влияние носителей заряда. С этого момента времени остаточный заряд в этой зоне будет быстро уменьшаться, а ток стока будет резко падать.

Превышение V_DS над V_DD, показанное на рисунке 4, в основном обусловлено наличием паразитных индуктивностей в коммутационной цепи, соответственно разница увеличивается пропорционально скорости выключения -di_D/dt силового прибора. Аналогично в случае с MOSFET: чем больше конкретные условия работы транзистора отличаются от описанного здесь «идеального» режима жесткого переключения, тем более «размытой» становится ступенчатая форма кривой напряжения «затвор-исток». Соответственно, интервалы, разделяющие «этапы» жесткого переключения, будут объединяться все больше и больше, и любое описание динамического поведения транзистора становится все более сложным.

Технологии, тенденции и новые разработки

Как правило, силовые MOSFET имеют вертикальную структуру, где затвор и исток располагаются на поверхности чипа, а вывод стока – на его обратной стороне. В таких приборах ток протекает вертикально через кристалл вне канала. Транзисторы с двойной диффузией VDMOSFET (Vertical Double Diffused MOSFET), разработанные в начале 80х и выпускаемые и модернизируемые до сих пор, отличаются меньшим размером ячеек. В зависимости от области применения, требующей низкое или высокое рабочее напряжение, основные совершенствования технологии MOSFET идут по двум направлениям, имеющим заметные структурные отличия:

MOSFET с канавочным затвором (Trench-Gate MOSFET)

Рисунок 5 иллюстрируют разницу структур VDMOSFET и современных Trench-MOSFET, выпущенных на рынок в 1997. 

Рис. 5. a) Типовая структура VDMOSFET; b) MOSFET с Trench затвором (Trench MOSFET)
Source – Исток
Gate – Затвор
Drift region – Область дрейфа
N+ substrate – N+ подложка
P-well – Р-колодец

Подобно разработке Trench IGBT, изолированные затворные пластины (и, соответственно, область канала) расположены вертикально, что позволило сократить расстояние, покрываемое электронами в n- области. Это привело к существенному снижению сопротивления канала RDS(on), но прежде всего в низковольтном диапазоне. Данное «прорывное» решение, найденное в 1999 компанией Infineon, было реализовано в приборах семейства CoolMOS™ - первых MOSFET с «суперпереходом» (SJ MOSFET) на рынке.

Компенсационный принцип, заложенный в SJ MOSFET, позволил разработать приборы с низким сопротивлением канала в диапазоне рабочих напряжений 500-1000В. Структура и принцип работы транзисторов CoolMOS™ показаны на рисунке 6.

Рис. 6. Структура и принцип работы SJ (Super-Junction) MOSFET (CoolMOS™)

Добавление нескольких этапов эпитаксии или латеральной диффузии от канавочных затворов позволяет инжектировать высоколегированные проводящие вертикальные области («колонны»), соединенные с р-«колодцами», в низколегированной n-дрейфовой зоне. Степень легирования этих «колонн» выбирается с учетом компенсации примесей n-дрейфовой области, что создает очень низкий общий эффективный уровень легирования. В выключенном состоянии электрическое поле имеет почти прямоугольную форму, что позволяет заблокировать максимальный уровень напряжения по соотношению с толщиной n- области. Легирование дрейфовой зоны увеличивается только до такой степени, которая может быть скомпенсирована аналогичным количеством примесей р-«колонны». В этом и состоит «принцип компенсации», позволяющий минимизировать взаимную зависимость блокирующего напряжения и степени легирования.

В результате этого толщина n- дрейфовой зоны может быть гораздо меньше, чем у стандартных MOSFET, а ее проводимость гораздо выше. Сопротивление канала таких приборов уже не растет в степенной зависимости от напряжения пробоя, связь R_DS(on) и V_(BR)DSS у транзисторов с «суперпереходом» почти линейная. Соответственно, у высоковольтных SJ MOSFET гораздо ниже и потери проводимости (в 3-5 раз). Площадь чипа, динамические потери и емкость/заряд затвора у них также заметно меньше, чем у обычных приборов такого же токового класса. На рисунке 7 показана разница структур и свойств стандартных MOSFET и SJ MOSFET. 

Рис. 7. Сравнение стандартных MOSFET и SJ MOSFET  
Source – Исток
Gate – Затвор
Standard (MOSFET) – Стандартный MOSFET
Superjunction – SJ MOSFET
First approximation – Первое приближение
Conventional – Стандарт
Breakdown voltage – Напряжение пробоя U_BD, В
R_Epi [Ohm x mm2] - R_Epi, Ом*мм²

Технология изолированных «полевых пластин»

В полупроводниковой технике «полевые пластины» (field plates) – это проводящие элементы, используемые для управления электрическими полями.

Для того, чтобы распространить принцип «суперперехода» в отношении низковольтных MOSFET нужны технологии, которые гораздо проще и дешевле, чем в высоковольтных приборах. В частности такая технология, разработанная Infineon, реализована в транзисторах семейства OptiMOS™, имеющих блокирующее напряжение до 300 В. В приборах OptiMOS изолированные «полевые пластины» использованы вместо р-«колонн», образуемых в процессе эпитаксии. Полевые пластины расположены в канавках, протравленных в n-дрейфовой области, они изолированы слоем оксида кремния и поочередно подключены к области истока и поликремниевому затвору (рис. 8). 

Рис.8. Структура OptiMOS 
Thick oxide layer – Толстый оксидный слой
Field plate – Полевая пластина 

На рисунке 9 показан «компенсационный эффект» полевых пластин и характеристики распределения поля по оси «y» в сравнении с обычным заблокированным p-n переходом. Р-заряд полевых пластин компенсирует легирование n-области и обеспечивает улучшение характеристик, как описано выше. В выключенном состоянии треугольная форма поля становится почти прямоугольной, что позволяет снизить толщину n-слоя. Более высокая степень легирования в сочетании с уменьшенной толщиной n-дрейфовой зоны обеспечивают низковольтным приборам OptiMOS все достоинства структуры SJ MOSFET, о которых было рассказано ранее. 

Рис. 9. Распределение поля в обычном p-n переходе и p-n переходе с полевыми пластинами

 SiC MOSFET, тенденции и новые разработки

Силовые полупроводниковые приборы с широкой запрещенной зоной (WBG) по многим параметрам превосходят кремниевые аналоги. Самыми перспективными WBG материалами считаются нитрид галлия GaN и карбид кремния SiC – транзисторы на их основе имеют более высокую скорость коммутации, у них ниже динамические потери. Использование таких приборов позволяет создавать преобразователи, отличающиеся высокой плотностью мощности и эффективностью.

Базовые свойства материалов  

Рис. 10. Основные свойства базовых материалов Si и. SiC
Bandgap – Ширина запрещенной зоны, эВ
Saturation velocity – Скорость насыщения, *10⁷ см/с
Electron mobility – Подвижность электронов, *10³ см²/(В*с)
Thermal conductivity – Теплопроводность, Вт/см*К
Breakdown field strength – Напряженность поля пробоя, МВ/см 

Как видно из рисунка 10, использование карбида кремния в качестве базового материала для производства силовых приборов дает массу преимуществ, кроме увеличения подвижности электронов, влияющего на поведение ключа в открытом состоянии. С другой стороны тот факт, что напряженность поля пробоя у SiC на порядок выше, чему у Si, позволяет уменьшить область дрейфа, т.е. снизить сопротивление открытого канала и еще больше улучшить характеристики проводимости.  

Потенциал карбида кремния выглядит очень впечатляющим, однако его широкому распространению препятствует высокая стоимость и сложность производства, а также недостаточный опыт применения и отсутствие достаточной статистики отказов. Поэтому кремниевые IGBT по-прежнему остаются «рабочей лошадкой» силовой электроники, особенно в области высоких мощностей. Одной из самых значимых проблем SiC является высокая плотность таких дефектов, как дислокации (смещения) и микротрубки, которые в течение долгого времени ограничивали характеристики блокирования в прямом направлении.

Особенности процесса производства Si и SiC MOSFET

Основное внимание в дальнейшем описании уделено карбидокремниевым приборам, поскольку технология SiC считается наиболее освоенной, в частности в сравнении с GaN. Карбидокремниевые ключи выпускаются многими производителями, они представлены на рынке в широком диапазоне токов и напряжений. Одним из основных факторов успеха SiC является то, то это единственный WBG полупроводник с «природным» диэлектриком SiO₂, используемым в качестве изолятора (в частности, в оксидном слое затвора) и диффузионного барьера. Технологии выращивания SiC подложек и эпитаксиальных слоев отрабатывались десятилетиями прежде чем появились товарные пластины с чипами, которые можно использовать в серийном производстве. Также важно отметить, что за последние годы удалось заметно улучшить технологию изготовления SiC приборов и решить многие проблемы с надежностью.

Базовые принципы производства карбидокремниевых транзисторов во многом основаны на технологиях, используемых для кремниевых аналогов. Основное отличие состоит в необходимости выращивания эпитаксиальных слоев на поверхности базовой пластины и более высокая температура технологических циклов, особенно при отжиге, а также в процессе диффузии после ионной имплантации.

Кроме того, в случае карбида кремния еще более важным становится организация хорошего омического контакта с SiC чипами. Свойства большинства металлов, используемых в силовой электронике, имеют достаточно высокое сходство со свойствами кремния, таким образом, естественный энергетический барьер между металлом и поверхностью Si препятствует свободному обмену носителей. 

Однако из-за гораздо меньшего сродства характеристик металла и SiC, барьер между ними оказывается гораздо выше, и этим объясняется тот факт, что поведение перехода Шоттки обычно наблюдается в наплавленных металлических соединениях 4H-SiC. Лучшим способом создания хорошего омического контакта для Si и SiC является увеличение степени легирования зоны контакта (посредством тепловой диффузии или ионной имплантации). Для улучшения контактных свойств карбида кремния после нанесения металла или в случае сильно легированных пленок SiC обычно используется дополнительный отжиг (1000–1200°C), позволяющий сформировать гомогенный силицидный или карбидный интерфейсный слой, дополнительно снижающий высоту барьера Шоттки и обеспечивающий снижение контактного сопротивления.

Сравнение свойств Si и SiC MOSFET

Сопротивление канала

Различия в поведении SiC и Si MOSFET обусловлены двумя основными факторами: сопротивление открытого канала и тепловые характеристики. В MOS приборах R_DS(on) определяется как сопротивление между стоком и истоком открытого транзистора. Этот параметр представляет собой сумму сопротивлений зоны «колодца» истока, непосредственно MOS-канала, аккумулирующего слоя, JFET области, дрейфового слоя и подложки, как показано на рисунке 11. 

Рис. 11. Структура MOSFET с факторами, влияющими на сопротивление открытого канала
N+ emitter region resistance – Сопротивление эмиттерной N+ области
Channel resistance region – Область сопротивления канала
Accumulating layer resistance region – Область сопротивления аккумулирующего слоя
JFET resistance region – Область сопротивления JFET
Drift-layer resistance – Сопротивление дрейфовой зоны
Substrate resistance – Сопротивление подложки 

Для «идеального» полупроводникового прибора без учета неравномерности электрического поля, в том числе краевых эффектов, все составляющие R_DS(on) должны быть равны 0, за исключением доли дрейфовой области. Следовательно, удельное «идеальное» сопротивление R_on,ideal может быть выражено через зависимость напряжения пробоя в параллельной плоскости V_br и свойств материалов – диэлектрическая постоянная времени полупроводника ε_s, подвижность электронов µ и критическая напряженность поля E_C:

R_on,ideal = 4·Vbr²/ε_s·µ·E_C³

Данная корреляция использована при сравнении свойств Si и SiC на рисунке 12, где показаны теоретические пределы для обоих материалов. 

Рис. 12. Сравнение теоретического предела Ron в зависимости от напряжения пробоя для Si и SiC
Specific On-Resistance – Удельное сопротивление канала, W*см²
Si/SiC Limit – Лимит для Si/SiC
Breakdown Voltage – Напряжение  пробоя, В

Как видно из рисунка 12, существует заметная разница в зависимости удельного сопротивления канала от напряжения пробоя V_br для кремния и карбида кремния. Это означает, что потери мощности в SiC приборе могут быть значительно снижены, соответственно удельный номинальный ток (в отношении площади кристалла) - увеличен или площадь чипа и, соответственно, стоимость прибора – уменьшены для того же номинального тока.

Продолжение следует...

На дополнительные вопросы ответят специалисты ЮниРЭК:

ТЕХНИЧЕСКИЕ ВОПРОСЫ, ЗАКАЗ ОБРАЗЦОВ, УСЛОВИЯ ПОСТАВКИ, ПОДБОР АНАЛОГОВ

или свяжитесь: info@unirec.ru; 8 (800) 511-65-20